• Малюнок 1.Функціональная схема ключового фазового детектора
  • Малюнок 3. Принципова схема ключового фазового детектора
  • Список використаної літератури
  • Розробка перетворювача кутового переміщення




    Скачати 12.72 Kb.
    Дата конвертації11.05.2017
    Розмір12.72 Kb.
    Типдиплом














    Курсова робота

    Розробка перетворювача різниці фаз в постійну напругу

    1. Технічне завдання

    Розробка перетворювача різниці фаз двох сигналів в постійну напругу з наступними параметрами:

    · Частота вхідних сигналів 10кГц - 100 кГц;

    · Вхідна напруга 50мВ - 5В;

    · Діапазон вимірювання Δ φ 0 - 180 про

    · Напруга на виході, макс. 3 В;

    · Похибка вимірювання ± 0.5%.

    1. Огляд існуючих методів вирішення задачі.

    Фазові детектори забезпечують отримання вихідної напруги, пропорційне фазового зсуву між двома сигналами, які мають одну частоту. Застосовуються лінійні і ключові фазові детектори.

    Лінійні фазові детектори виконуються на основі перемножителя аналогових сигналів. У них на один з входів, наприклад вхід Х, подається напруга U X = U оп cos (ωt), а на іншій (Y) напруга U Y = U оп cos (ωt + φ). В результаті перемноження вихідний сигнал дорівнює

    U вих = KU оп cos (ωt) U c cos (ωt + φ) = KU оп U c [K1cos (2 ωt + φ) + K2cos (φ)]

    де K, K 1, K 2 - масштабні коефіцієнти.

    Якщо до виходу перемножителя підключити фільтр низьких частот, який не пропускає високочастотну складову, що має частоту 2 ω то вихідна напруга фільтра буде дорівнює

    U вихф = К 3 U оп U c cos (φ)

    Таким чином, перемножувач сигналів, до входу якого підключений фільтр низьких частот, що не пропускає змінної складової, забезпечує отримання постійної напруги, пропорційного різниці фаз між U оп і U c. [1]

    Ключовим недоліком цього методу є залежність вихідного сигналу від амплітуди вхідного, що істотно знижує точність вимірювання і вводить додаткові вимоги до стабільності вимірюваних сигналів і необхідність використання додаткового обладнання для вимірювання вхідних напруг. Так само дрейф нуля перемножителя і фільтра низьких частот приводять до появи відповідних похибок перетворення. Таким чином ми бачимо, що даний метод вимагає залучення додаткового обладнання і не забезпечує високої точності вимірювання (зазвичай, не більше 2.5%).

    Ключові фазові детектори.

    Функціональна схема ключового фазового детектора приведена на рис. 1. Детектор складається з двох формувачів послідовностей прямокутних імпульсів з рівнями логічного нуля і логічної одиниці з синусоїдальних напруг сигналу і опорного коливання (Ф), вузла складання по модулю два (М2) і навантаження у вигляді послідовно з'єднаних резистора Rн і конденсатора Сп, що утворюють дільник , де Rн навантажувальний резистор, а Сп - шунтирующий конденсатор, який утворює фільтр нижніх частот.

    Малюнок 1.Функціональная схема ключового фазового детектора

    На рис.2 наведені тимчасові діаграми, пояснюю-щие роботу детектора.

    Малюнок 2. Тимчасові діаграми напруг і вихідного струму ключового фазового детектора

    З малюнка слід, що постійна складова струму i визначається наступним співвідношенням


    Цей струм створює падіння напруги на навантаженні

    [2]

    напруга детектор схема похибка

    Звідси можна добре бачити, що вихідний сигнал практично не залежить від вхідного (насправді залежність є, але вона визначається коефіцієнтом ослаблення синфазного сигналу операційних підсилювачів входять до складу перерахованих вище елементів і на практиці сумарний КОСС досягає десятком мільйонів), що значною мірою підвищує точність проведених вимірювань. Так само аргументом, що говорить на користь даного методу є те, що вихідний сигнал залежить від величин, що володіють малою, слабо мінливій згодом і від впливу зовнішніх факторів, похибок, таких як вихідна напруга логічних елементів і опір навантажувального резистора. Але, хоч метод і дозволяє уникнути похибок пов'язаних з амплітудою, тут з'являється нове джерело похибки - кінцеве швидкодію логічних елементів. Даннийісточнік похибок є основним в цьому методі. Проте, обмежена швидкодія логічних елементів вносить зовсім не більшу погрішність і, якщо використовувати сучасні логічні елементи в яких перехід з одного логічного стану в інше відбувається за десяті частки наносекунд, то можна отримати точність вимірювання різниці фаз до десятих і сотих часток відсотка.

    Таким чином, керуючись наведеними вище міркуваннями, як метод для проектування фазометра буде обраний ключовий метод.

    2. Побудова принципової схеми

    Грунтуючись на функціональній схемі ключового фазового детектора, наведеної на рис.1, була складена наступна принципова схема.

    Малюнок 3. Принципова схема ключового фазового детектора

    Де COMP - компаратор, що виконує роль двох формувачів послідовностей прямокутних імпульсів з рівнями логічного нуля і логічної одиниці з синусоїдальних напруг сигналу.

    DD 1 - логічний елемент І-НЕ, із замкненими накоротко входами, що виконує роль інвертора.

    DD 2 - логічне І, в парі з інвертором утворює логічну операцію кільцевої суми.

    R1 - резистор навантаження, підлаштування.

    С1 - конденсатор, який утворює з резистором фільтр нижніх частот.

    Тепер докладно розглянемо роботу схеми. Спочатку сигнали, різниця фаз яких необхідно вимірювати, надходять на незалежні компоратори. Робота компоратора подібна ОУ без ООС тобто невеликий диференційний сигнал на вході відразу ж підкидає вихідна напруга до напруги харчування. Таким чином, маючи один з входів заземленим, компаратор працює як детектор - як тільки на вході сигнал стає більше нуля - на виході компаратора з'являється логічна одиниця (напруга живлення не випадково вибрано 3В - це сумісний з TTL рівень позначення одиниці. Подальші логічні елементи так само мають TTL-сумісні інтерфейси.Вибор 3-х вольтного харчування замість стандартного 5В обумовлений вимогою технічного завдання мати на виході 3В, намагаючись при цьому не використовувати додаткових компонентів.). Далі йде два логічних елемента, що реалізують кільцеву суму. Нагадаю, кільцева сума дає «1» тільки якщо елементи знаходяться в різних станах, а значить ширина вихідного імпульсу буде пропорційна часу коли один сигнал уже перетнув нуль, а автор ще немає. Далі сигнал, у вигляді імпульсів, надходить на дільник напруги.

    Для змінної складової сигналу тут найбільший опір являє резистор, на якому і буде відбуватися падіння напруги (згадаємо другий закон Кірхгофа).

    А для постійної складової все падіння напруги доведеться на конденсатор, з котрого ми і будемо знімати напругу, дозволяючи йому розряджатися на навантаження.

    Таким чином, ми відокремили постійну складову від змінної і «направили» її через навантаження.

    3. Розрахунок принципової схеми

    а) Підбір активних компонентів.

    Основною вимогою до активних елементів, грунтуючись на сказань раніше, буде їх швидкодія і узгодженість рівнів. Почнемо з швидкодії.

    Найбільша похибка через нестачу битсродействія компонентів виникатиме на високих частотах (тому що час «запізнювання» логічних елементів становитиме б ó більшу частину від тривалості самого імпульсу), так що далі будемо розглядати тільки верхню частотну кордон - 100кГц.

    При такій частоті, компаратор повинен буде здійснювати 200 тис. Перемикань в секунду, або, пеерключеніе кожні 5 мкс. З огляду на, що нам необхідно досягти точності 0.5%, необхідно забезпечити час логічного переходу менше 5 * 10 -6 / 200 = 25 нс.

    Так само врахуємо, що цей час дається на проходження всіх трьох сходинок обробки сигналу, цей час проходження всй ланцюга. Так що, в середньому, від кожного компонента потрібно затримка не більше 8нс. Далі подано короткий огляд вибраних компонентів:

    КомпараторотTexas Instruments - LM119QML [3] U диф. макс 5ВВремя перемикання (0-5В) менше 3 нс U вих макс 30В

    Як видно, цей компоратор повністю відповідає уявленням вимогам. На вхід йому можна подавати 5В, час перемикання менше потрібних 8нс, а напруга на виході дозволить далі працювати на TTLуровне. Далі - логічні елементи І та І-НЕ.

    Логічний елемент І від TexasInstruments -SN74LVC1G08 і елемент І-НЕ SN74LVC1G38 [4, 5] U вх макс 6.6ВВремя переключенія3.6 і 4.5 нсU вих макс 3ВU вих «1» 2.4ВU вих «0» 0.4ВU вх «1» 2ВU вх «0» 0.8В * характеристики узгоджено для U піт = 3В

    Ці логічні елементи так само цілком задовольняють вимогам швидкодії і повністю поєднуються за рівнями як один з одним так і з компаратором.

    б) Розрахунок пасивних компонетов.

    Засновувати розрахунок пасивних компонентів будемо на тому, що максимальний вихідний струм у логічного елемента І, який є вихідним у схемі, складає 24травень, і це при напрузі 3В. Оскільки підключене навантаження нам не відома, розрахуємо резистор для найгіршого випадку - якщо підключена навантаження в 0 Ом. Тоді, згідно із законом Ома, R = 3 / 0.024 = 125 Ом. Але опір виявляється занадто маленьким якщо ми згадаємо його основне призначення - це дільник, і опір резистора повинен бути в багато разів більше опору конденсатора для змінного струму. З цього візьмемо значення в 10 разів більше іокруглім до найближчого значення з ряду Е24 - це 1.3кОм. Тепер розрахуємо конденсатор. У загальному випадку, його слід брати якомога більшою, тоді ми покращимо характеристики подільника, але потрібно розуміти, що чим більше буде конденсатор - тим довше буде відбуватися його цикл заряд-розряд, що обмежить швидкість детектування різниці фаз. Тому, обмежимося невеликим значенням в 0.1 мкФ, що дозволить нам детектірвоать модульований фазою сигнал з частотою до

    (З / I) -1 = (0.1 * 10 -6 / (3/1300)) -1 = 23кГц

    4. Розрахунок похибок

    Як вже зазначалося вище, в даній схемі основний внесок в похибка вносить недостатня швидкодія елементів. За етмо, розрахуємо спочатку цю похибку. Загальний час затримки дорівнює 3 + 3.6 + 4.5 = 11.1 нс, що становить 0.22% від часу між коливаннями при частоті 100кГц. Значить максимальна похибка, викликана обмеженою швидкістю наростання фронту сигналу становить 0.22%.

    Похибка, викликана розкидом номіналів пасивних компонентів не впливає на точність вимірювання, тільки на максимальну детектіруемих частоту зміни фази. Може лише виникати похибка вимірювання напруги на конденсаторі, якщо вольтметр почне враховувати «проникли» туди змінні струми (наприклад, якщо вольтметр діючого значення). Але це вже виходить за рамки даної курсової роботи.


    висновок

    Розроблена схема перетворювача різниці фаз в постійну напругу виконана із застосуванням мінімальної кількості елементів і задовольняє технічним завданням.

    Максимальна похибка отриманого пристрою становить менш 0.22%.

    Замість зазначених в пристрої можуть бути використані мікросхеми інших серій аналогічного функціонального призначення при відповідному виборі їх напруги живлення.

    Схема може бути доповнена стрілочним індикатором для візуалізації значень вимірюваних кутів зсуву фаз між двома вхідними сигналами.

    Список використаної літератури

    .В.М. Гусєв, «Електроніка», Москва «Вища школа» 1991р с.481

    2.В.А.Галочкін КОНСПЕКТ ЛЕКЦІЙ з навчальної дисципліни «Пристрої прийому і обробки сигналів» Навчальний посібник для студентів денної та заочної форм навчання, спеціальність 210302 «Радіотехніка». з 236.

    3. - технічна документація компаратора.

    . -технічна документанія логічної схеми І-НЕ.

    . -технічна документація логічного елемента І.



    Скачати 12.72 Kb.